7nm工藝競賽升級 eFPGA架構創新為人工智能加速

人工智能應用的新需求給FPGA帶來了歷史性的發展機遇，FPGA強大的并行計算能力、高能耗比、靈活的編程等優勢，決定其將在人工智能舞臺中將發揮重要作用。但同時人工智能強大的數據運算能力、傳輸存儲能力等特性也對成本和功耗能效等提出新要求，如何處理這些問題需要從工藝來著手，核心架構的研發創新以及多種工具的支持，先進制程工藝都可以讓性能得到提高，而且功耗更低。并且一旦開始大規模的生產此類芯片，其制造成本就會大大下降，從而獲取更高的盈利?？梢哉f先進的制造工藝和核心架構能讓FPGA搶占利潤更為豐厚的AI市場。目前，大部分的FPGA芯片都是基于28nm和20nm工藝，但隨著AI、等新應用需求，16nm、7nm等更先進制程的FPGA芯片將在2019年逐步放量，帶來FPGA市場的一輪新的競爭。同時也為擁有新工藝技術實力的公司帶來新機遇，有望在FPGA長期寡頭壟斷的市場里撞出新火花。而Achronix就是這其中的后起之秀，其FPGA的硬件加速器器件和高性能嵌入式FPGA半導體知識產權（eFPGA IP）憑借出色的工藝近年來取得的快速發展。

Achronix市場營銷副總裁Steve Mensor

近日，《華強電子》記者在采訪Achronix市場營銷副總裁Steve Mensor時獲悉，其第四代新的Speedcore Gen4 eFPGA架構已經推出，采用臺積電7nm工藝節點，主要針對新興人工智能／機器學習和高數據帶寬應用的爆炸式需求，將于2019年上半年投入量產。

Steve表示：“Speedcore IP是可以集成到ASIC和SoC之中的嵌入式FPGA（eFPGA）?？蛻敉ㄟ^定制其邏輯、RAM和DSP資源需求，Achronix接下來就會為其配置滿足其需求的Speedcore IP，Speedcore查找表（LUT）、RAM單元模塊和DSP64單元模塊可以像樂高積木一樣進行組合，以便為特定的應用創建優化的可編程功能。在Speedcore IP的交付包中，也包括一個對Speedcore IP進行編程的ACE設計工具個性化版本。與之前一代的Speedcore 嵌入式FPGA（eFPGA）產品相比，Speedcore Gen4的性能提速60％、功耗降低50％、芯片面積縮小65％；新的機器學習處理器（MLP）單元模塊為人工智能／機器學習（AI ／ ML）應用提供高出300％的性能?！苯酉聛鞸teve為記者詳細介紹了Speedcore Gen4新架構主要通過哪些創新來實現能效的顯著提升的。

架構性創新是提高系統性能的核心

與上一代Speedcore產品相比，新的Speedcore Gen4架構采用7nm工藝制程，在邏輯單元模塊中的布線布局、矩陣乘法、查找表等方面實現了多項創新，從而可將系統整體性能提高60％。

新增強的邏輯模塊

其中的路由架構也借由一種獨立的專用總線路由結構得到了增強。新的總線路由是高性能專用總線分組路由通道，總線路由與標準路由通道分離，以確保無擁塞。在內存和MLP之間運行的總線優化，創建巨型分布式運行時可配置交換網絡。這為高帶寬和低延遲應用提供了最佳的解決方案，并在業界首次實現了將網絡優化應用于FPGA互連。

高速核心下一代布線架構

矩陣向量乘法將行劃分成塊，大型矩陣通常將與矩陣的一行相關聯的單個乘積和劃分成多個循環。例如： 將32個乘積的和分為8個乘積的四個部分和，累積四個連續的部分和，以計算每行的積的總和。第一個輸出的總和在第四個時鐘周期結束時完成。對接下來的四個時鐘周期進行相同的處理，以計算和組合與第二輸出相關聯的四個部分和。